論文
|
|
基本情報
|
| 氏名 | 佐藤 雅俊 |
| 氏名（カナ） | サトウ マサトシ |
| 氏名（英語） | SATO Masatoshi |
| 所属 | 工学部 ｿﾌﾄｳｪｱｻｲｴﾝｽ学科 |
| 職名 | 教授 |
| researchmap研究者コード | 7000004370 |
| researchmap機関 |
 |
時間毎に変化する抵抗を用いた抵抗格子網でのWinner Take All 回路に基づく最短時間経路探索
|
共著
|
佐藤雅俊, 青森久, 田中衞
|
|
|
第20回 回路とシステム軽井沢ワークショップ
|
電子情報通信学会
|
|
|
429
|
～
|
434
|
2007/04
|
有り
|
無し
|
日本語
|
研究論文（研究会，シンポジウム資料等）
|
|
国内誌
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|